Disciplina: Organização e Arquitetura de Computadores

LISTA DE EXERCICIOS - MEMÓRIA

1. Como está classificado, quanto suas localizações, as memórias num sistema de computador?
2. Quais são as principais características das memórias?
3. Qual sua compreensão com relação a organização, capacidade e palavra de uma memória?
4. Explique a ordenação de memória (big-endian e little-endian).
5. Mostre uma organização em módulos para uma pente de memória de 512KByts, utilizando chips de memorias de 512Kbits.
6. Explique a diferença entre memória estática e memória dinâmica.
7. O que significa *refresh* de memória?
8. Cite e explique cinco tipos de memória ROM.
9. Qual a função da MMU na gerência de memória?
10. Um microcomputador tem um barramento de dados de 32 bits de largura e usa chips de memória RAM dinâmica 1M x 1. Qual é a menor memória (em bytes) que esse microcomputador pode ter com esta memória?
11. Por que os sistemas de memória dos computadores são construídos sob a forma de hierarquias (uso de memória cache) ?
12. Desenhe a pirâmide que representa uma hierarquia de memórias. Agora responda:
    a) Por que se utiliza uma hierarquia de memórias em um computador?
    b) Qual é a relação entre o desenho e os fatores tempo de acesso, custo e capacidade?
13. Quais são as principais diferenças entre memórias dinâmicas e estáticas?
14. O que é uma memória volátil? E uma não volátil?
15. Quais os principais tipos de memória ROM? Monte o quadro mostrando a diferença entre elas.
16. Quais é a diferença, em termos de endereço, capacidade e total de bits, entre as seguintes organizações de MP?
    a) Memória A: 32K células de 8 bits cada;
    b) Memória B: 16K células de 16 bits cada; e
    c) Memória C: 16K células de 8 bits cada?
    d) Comente sobre acertos e erros em memórias cache?
17. Descreva passo a passo uma operação de leitura em memória.
18. Um computador possui uma memória principal com 32K células, cada locação de memória com capaz de armazenar uma palavra de 8 bits. Pergunta-se:
    a) Qual o maior endereço de memória?
    b) Qual o tamanho do barramento de endereços deste sistema?
    c) Qual é o total de bits que podem ser armazenados nesta memória?
19. De que depende, fundamentalmente, a determinação da quantidade máxima de posições de memória que um processador consegue endereçar?
20. Uma imagem pode ser representada por uma matriz de pontos armazenada na memória de um computador. Cada ponto possui uma indicação de cor associada a ela; essa cor precisa de 4 bytes para ser representada. Baseado nessas informações pede-se:
    a) A quantidade de memória, em bytes, necessária para armazenar uma imagem 640x420 pontos;
    b) A quantidade de memória , em megabytes, necessária para armazenar 10 imagens semelhantes à esta;
    c) Quantas imagens como esta poderiam ser armazenadas na memória de um computador com 128 MB de memória RAM?

21. Projete uma memória com palavras de 16 bits, com capacidade total de 8192 bits, usando pastilhas de tamanho 64x1 bit. Determine a configuração das pastilhas na placa de memória, mostrando todos os sinais de entrada e saída necessários para associar essa memória à parte inferior do espaço de endereçamento.

22. O que significa a expressão CRC - código de correção de erros?

23. Qual a eficiência de uma memória com palavras de 8bits (1Byte) mais um bit de paridade par?

24. Suponha que uma palavra de 8 bits armazenada em memória seja 11000010. Use o algoritmo de Hamming para determinar os bits de verificação que serão armazenados com os dados.

25. Os bits de verificação armazenados com palavras de 8 bits 00111001 são 0111. Suponha que, quando a palavra é lida da memória, os bits de verificação são calculados como 1101. Qual é a palavra de dados lida da memória?

26. Um computador de 64 bits com um barramento de 200MHz requer quatro ciclos para ler um uma palavra de 64 bits. Que largura de banda do barramento a CPU consome na pior das hipóteses ?.

27. Uma memória é selecionada pelas linhas de endereços A15 e A14 codificadas por uma porta NAND. Qual a faixa de endereço ocupada por esta memória no sistema?

28. (a) Quais as diferenças entre EPROM, EEPROM e flash? (b) Qual é o relacionamento geral entre tempo de acesso, custo de memória e capacidade? (c) Quais são as diferenças entre mapeamento direto, mapeamento associativo e mapeamento associativo por conjunto? (d) Para uma cache mapeada diretamente, em endereço de memória principal é visto como consistindo de três campos. Liste e defina os três campos. (e) Para uma cache associativa, um endereço de memória é visto como consistindo de dois campos. Liste e defina os dois campos.

29. Suponha que o custo de uma SRAM seja de US$25 por megabyte, para um tempo de acesso de 5ns, que uma DRAM custe US$1 por MByte, com um tempo de acesso de 60ns e que espaço em disco custe US$10 por GByte, com um tempo de acesso de 7ms.

    a) Para um sistema de memória com 256 KBytes de cache SRAM, 128 MBytes de memória principal DRAM e 1 GByte de memória virtual (implementada em disco), qual é o custo do sistema de memória e qual é o custo por byte?
    b) Se a taxa de acertos em cada nível de hierarquia de memória é de 80% (exceto o último), qual é o tempo médio de acesso à memória?

30. Um sistema de memória com dois níveis (memória principal e cache) tem um tempo médio de acesso de 12 ns. O nível mais alto do sistema de memória (memória cache) tem uma taxa de acerto de 90% e um tempo de acesso de 5ns. Qual é o tempo do nível mais baixo?

31. Quais são os três tipos principais de organização da memória cache? Cite as vantagens e desvantagens de cada uma deles.

32. Suponha que uma palavra de dados de 8 bits armazenada seja 11010010. Usando o algoritmo de Hamming. Determinar quais bits de verificação seriam armazenados na memória com a palavra de dados. Mostre como você chegou a sua resposta.

33. Um processador possui um Barramento de Endereços com capacidade de permitir a transferência de 33 bits de cada vez. Sabe-se que o Barramento de Dados permite a transferência de 32 bits em cada acesso, que é cada célula armazenada na memória. Pergunta-se:

    a) Qual é a quantidade máxima de células que podem ser armazenados na memória principal?

    b) Qual é o total de bits do REM e do Barramento de Dados?

    c) Qual é o tamanho em bits de cada célula e da palavra desta memória?

    d) Quantas células são lidas em uma única operação de leitura?

34. Um processador possui um RDM com capacidade de armazenar 32 bits e um REM com capacidade de armazenar 24 bits. Sabendo-se que em cada acesso são lidas 2 células da memória principal, pergunta-se:

    a) Qual é a capacidade máxima de endereçamento do computador em questão?
    b) Qual a quantidade total de bits que pode ser armazenada na memória principal?
    c) Qual é o tamanho em bits de cada célula desta memória?

35. Um computador possui uma memória principal com uma capacidade máxima de armazenamento de 2K palavras de 16 bits cada. (ps: **quando não for mencionado algo diferente, a célula tem o mesmo tamanho da palavra.)**

    a) Qual o tamanho mínimo do REM e do RDM?
    b) Qual é o endereço, em decimal e em hexadecimal, da última célula?
    c) Qual a quantidade total de bits que nela pode ser armazenada?

36. Uma memória principal tem espaço máximo de endereçamento de 2K. Cada célula pode armazenar 16 bits. Qual o valor total de bits que pode ser armazenado nesta memória e qual o tamanho de cada endereço?

37. Um microcomputador possui uma capacidade máxima de Memória Principal de 32K células, cada uma capaz de armazenar uma palavra de 8 bits. Pergunta-se:

    a) Qual é o maior endereço, em decimal, desta memória?
    b) Qual o tamanho do Barramento de Endereços deste sistema?
    c) Quantos bits podem ser armazenados no RDM e no REM?
    d) Qual é o total de bits que podem existir nesta memória?

38. Um computador possui um RDM de 16 bits de tamanho e um REM com capacidade para armazenar números com 20 bits. Sabe-se que a célula desse computador armazena dados com até 8 bits de tamanho e que ele possui uma quantidade N de células, igual a sua capacidade máxima de armazenamento. Pergunta-se:

    a) Qual o tamanho do Barramento de Endereços?
    b) Quantos bits têm a Memória Principal?
    c) Qual é o maior endereço, em decimal, desta memória?

39. Um computador possui uma Memória Principal com capacidade para armazenar palavras de 16 bits em cada uma de suas N células. O Barramento de Endereços tem 12 bits de tamanho. Quantos bytes poderão ser armazenados nessa memória?

40. Um computador possui uma Memória Principal cujo endereço de sua última célula é $(65535)_{10}$ e possui células com capacidade para 8 bits. Qual a capacidade da Memória Principal em bits? Qual o tamanho mínimo do RDM e do REM?

41. Quantos bits de verificação são necessários se o código de correção de erro de Hamming for usado para detectar erros de único bit em uma palavra de 1024 bits? Resp. 11 bits

42. Para uma palavra de 8 bits 00111001, os bits de verificação armazenados com ela seriam 0111. Suponha, quando a palavra for lida da memória, que os bits de verificação são recalculados como 1101. Qual palavra de dados foi lida da memória? Resp. 00011001.

43. Considere um microcomputador com uma memória principal endereçável por byte com 2^{16} bytes e um tamanho de bloco de 8 bytes. Suponha que uma cache mapeada diretamente, consistindo de 32 linhas, seja usada com esse microcomputador.

    a) Como um endereço de memória de 16 bits é dividido em tag, numero de linha e número de byte? Resp. 8 bits para tag, 5 bits para linha e 3 bits para byte.
    b) Em que linha seriam armazenados os bytes localizados em cada um dos seguintes endereços?
    1100 0011 0011 0100 Resp. 3
    0001 0001 0001 1011 Resp. 6
    1101 0000 0001 1101 Resp. 3
    1010 1010 1010 1010 Resp. 21

    c) Suponha que o byte com endereço 0001 1010 0001 1010 seja armazenado na cache. Quais são os endereços dos outros bytes armazenados junto com ele? Resp 0001 1010 0001 1000 até 0001 1010 0001 1111
    d) Quantos bytes de memória no total podem ser armazenados na cache? Resp 256 bytes.
    e) Por que a tag também é armazenada na cache?

44. Considere a questão anterior com cache associativa. Responda os itens de (a) a (d).

45. Considere sistema de computação que possui uma memória RAM com capacidade máxima de endereçamento de 64K células, e que cada célula armazena um byte de informação. Para criar um sistema de controle e funcionamento da sua memória cache, a memória RAM é constituída de blocos de 8 bytes cada. A memória cache do sistema é do tipo mapeamento direto, contendo 32 linhas. Pertunta-se:

    a) Como seria organizado o endereço da MP (RAM) em termos de *tag,* número de linhas e dos dados (bytes) dentro de uma linha?
    b) Em que linha estaria contido o byte armazenado no endereço da MP: 0001 0001 0001 1011?
    c) Qual a capacidade da memória cache em bytes?

46. Um sistema de armazenamento com a MP endereçada por byte, utiliza o método de mapeamento direto na sua cache e o formato dos endereços são interpretados pelo sistema de controle da seguinte forma:

Tag	Linha	dado
8 bits	12 bits	4 bits

Perguntas:
    a) Qual a capacidade de armazenamento da MP, em bytes?
    b) Quantas linhas possui a memória cache?
    c) Qual a largura de cada bloco/linha?
    d) Qual a quantidade de blocos atribuída a cada linha da cache?

47. Considere um sistema de armazenamento com MP endereçada por byte, onde cada endereço tem uma largura de 30 bits e uma memória cache constituída de 256KB, possuindo L linhas com largura de 16 bytes cada. Calcule o total de linhas da memória cache em bits para:
    a) Método de mapeamento direto.
    b) Método de mapeamento associativo.

48. Quais são os três campos que uma cache associativa por conjunto possui e como eles são usados para acessar uma posição na cache?

49. Explique as quatros politicas de substituição de cache apresentadas na sala de aula

50. Suponha que um computador que usa cache com mapeamento direto possui 2^{20} palavras na memória principal e uma cache de 32 blocos, onde cada linha da cache contém 16 palavras.
    a) Quantos blocos de memória principal existem?
    b) Qual é o formato de um endereço de memória visto pela cache, isto é, quais são os tamanhos do identificador (tag), da linha e do campo de palavras?

51. Considere um microcomputador onde a MP é endereçada por byte, onde cada endereço tem uma largura de 30 bits e uma memória cache constituída de 256KBytes (sem o bit de verificação), possuindo L linhas com largura de 16 bytes. Calcule o total de bits da memória cache para um método de mapeamento: direto e associativo.

52. Considere um sistema de computação que possui uma memória principal com capacidade de endereçamento de 64K células. Para criar um sistema de controle e funcionamento da cache, a memória principal é constituída de blocos de 8 palavras cada. A memória é do tipo mapeamento direto, contendo 32 linhas. Pergunta-se:

    a) Como seria organizado o endereço da MP em termos de tag, número da linha e palavra?
    b) Em que linha estaria contido a palavra armazenada no endereço 0001 0001 0001 1011?

53. Uma cache associativa por conjunto consiste em 256 linhas divididas em conjuntos de 2 linhas cada. A memória principal contém 4K blocos com 4 palavras de 32 bits cada. Mostre o formato de um endereço de MP e da cache.

54. Considere um sistema que utiliza mapeamento direto na sua cache e o formato dos endereços é:

TAG	Linha	Palavra
8 bits	12 bits	4 bits

Pergunta-se:
    a) Qual a capacidade da MP, em bytes, se cada palavra (conteúdo de endereço) possui 24 bits?
    b) Quantas linhas possui a memória cache?
    c) Quantas células possui cada bloco/linha?

55. Supondo o um sistema utilize o método de mapeamento associativo por conjunto de 4 linhas e que o formato do endereço de cache é:

TAG	Conjunto	Palavra
8 bits	8 bits	4 bits

a) Qual a capacidade, em bytes, de armazenamento da MP, se cada palavra possui 24 bits?
a) Quantas linhas possui a memória cache?
b) Quantos conjuntos possui a memória cache?
c) Quantas células possui cada bloco/linha?

56. Considere um disco magnético que gira a 3600rpm. O tempo de busca para mover a cabeça entre trilhas adjacentes é de 2 ms. Existem 32 setores por trilha, que são armazenados em ordem linear a partir do setor 0 até o setor 31. A cabeça vê os setores em ordem ascendente, Suponha que a cabeça de leitura/gravação esteja posicionada no inicio do setor 1 na trilha 9. Existe um buffer de memória principal grande o suficiente para manter uma trilha inteira. Os dados são transferidos entre os locais do disco lendo da trilha de origem para o buffer da memória principal e depois gravando os dados do buffer para a trilha de destino.
a) Quanto tempo levará para transferir o setor 1 na trilha 8 para o setor 1 na trilha 9?
b) Quanto tempo levará para transferir todos os setores da trilha 8 para os setores correspondentes da trilha 9?

57. Considere um sistema de armazenamento constituído de uma memória principal que é endereçada por byte e que tem uma capacidade de 256KB, sendo organizada em blocos de 16 bytes de largura considerando que se usa neste sistema o método de mapeamento direto para uma Cache constituída de 128 linhas, pergunta-se:
a) Qual deverá ser o formato do endereço a ser interpretado pelo sistema de controle da cache ?
b) Em que linhas deverão ser armazenados os bytes que possuam os seguintes endereços na MP: BE290C e A3178F.

58. Considere um sistema de armazenamento onde a MP é endereçada por byte, que utiliza o método de mapeamento direto na sua cache e onde o formato dos endereços interpretados pelo sistema de controle é: Rótulo: 8bits ; Linha: 12 bits ; Byte 4 bits;

a) Qual a capacidade, em bytes, de armazenamento da MP?
b) Quantas linhas possui a memória cache?
c) Qual é a capacidade de armazenamento das linhas?
d) Qual a quantidade de blocos da MP atribuídos á uma linha da memória cache?

59. Considere um computador com 16 bits de endereço, em que a palavra de dados é representada por 16 bits, e uma cache em mapeamento direto, com capacidade de 1KByte e bloco de 4 palavras. Indique, justificando, quantos bits de índice tem a cache.

60. Considere um processador com um barramento de endereços de 24 bits, no qual se pretende instalar um circuito de memória RAM com 8k, a partir do endereço 16k. O circuito combinatório que descodifica esta RAM (ou seja, o circuito que gera o chip-select) tem 13 entradas ?

61. Um computador possui uma memória principal com capacidade para 4 Gbytes. Cada célula desta memória tem capacidade para 16 bits. Foi colocada neste computador uma memória cache de mapeamento direto com capacidade para 512 Kbytes. Cada linha desta cache tem capacidade para 64 bytes. Supondo que a CPU faça um acesso ao endereço $(73A149DE)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para o número da linha;
d) O total de bits para a Tag;
e) O número da coluna (em hexadecimal);
f) O número da linha (em hexadecimal);
g) O valor da Tag (em hexadecimal).

62. Um computador possui uma memória principal com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 1 byte. Foi colocada neste computador uma memória cache de mapeamento direto com capacidade para 512 Kbytes. Cada linha desta cache tem

capacidade para 16 células. Supondo que a CPU faça um acesso ao endereço $(035AFBE5)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para o número da linha;
d) O total de bits para a Tag;
e) O número da coluna (em hexadecimal);
f) O número da linha (em hexadecimal);
g) O valor da Tag (em hexadecimal).

63. Um computador possui uma memória principal com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 2 bytes. Foi colocada neste computador uma memória cache de mapeamento direto com capacidade para 1 Mbyte. Cada linha desta cache tem capacidade para 512 bits. Supondo que a CPU faça um acesso ao endereço $(06EC78AE)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para o número da linha;
d) O total de bits para a Tag;
e) O número da coluna (em hexadecimal);
f) O número da linha (em hexadecimal);
g) O valor da Tag (em hexadecimal).

64. Um computador possui uma memória principal com capacidade para 8 Gbits. Cada célula desta memória tem capacidade para 2 bytes. Foi colocada neste computador uma memória cache de mapeamento direto com capacidade para 1 Mbyte. Cada linha desta cache tem capacidade para 16 celulas. Supondo que a CPU faça um acesso ao endereço $(193FDB9F)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para o número da linha;
d) O total de bits para a Tag;
e) O número da coluna (em hexadecimal);
f) O número da linha (em hexadecimal);
g) O valor da Tag (em hexadecimal).

65. Um computador possui uma memória principal com capacidade para 16 Gbits. O Barramento de Endereços deste computador possui 30 bits. Foi colocado nele uma memória cache de mapeamento direto com capacidade para 1 Mbytes. Cada linha desta cache tem capacidade para 512 bits. Supondo que a CPU faça um acesso ao endereço $(037D6BC5)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para o número da linha;
d) O total de bits para a Tag;
e) O número da coluna (em hexadecimal);
f) O número da linha (em hexadecimal);
g) O valor da Tag (em hexadecimal).

66. Um computador possui uma memória principal com capacidade para 4 Gbytes. Cada célula desta memória tem capacidade para 16 bits. Foi colocada neste computador uma memória cache puramente associativa com capacidade para 512 Kbytes. Cada linha desta cache tem capacidade para 64 bytes. Supondo que a CPU faça um acesso ao endereço $(7B7C45DF)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para a Tag;

d) O número da coluna (em hexadecimal);
e) O valor da Tag (em hexadecimal).

67. Um computador possui uma memória principal com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 1 byte. Foi colocada neste computador uma memória cache puramente associativa com capacidade para 512 Kbytes. Cada linha desta cache tem capacidade para 16 células. Supondo que a CPU faça um acesso ao endereço $(036D7BC5)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para a Tag;
d) O número da coluna (em hexadecimal);
e) O valor da Tag (em hexadecimal).

68. Um computador possui uma memória principal com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 2 bytes. Foi colocada neste computador uma memória cache puramente associativa com capacidade para 1 Mbytes. Cada linha desta cache tem capacidade para 512 bits. Supondo que a CPU faça um acesso ao endereço $(07EC98D3)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para a Tag;
d) O número da coluna (em hexadecimal);
e) O valor da Tag (em hexadecimal).

69. Um computador possui uma memória principal com capacidade para 8 Gbits. Cada célula desta memória tem capacidade para 2 bytes. Foi colocada neste computador uma memória cache puramente associativa com capacidade para 1 Mbyte. Cada linha desta cache tem capacidade para 16 células. Supondo que a CPU faça um acesso ao endereço $(195FCB7E)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para a Tag;
d) O número da coluna (em hexadecimal);
e) O valor da Tag (em hexadecimal).

70. Um computador possui uma memória principal com capacidade para 4 Gbytes. Cada célula desta memória tem capacidade para 16 bits. Foi colocada neste computador uma memória cache associativa por conjunto com capacidade para 512 Kbytes. Cada linha desta cache tem capacidade para 64 bytes. Cada conjunto possui 2 linhas. Supondo que a CPU faça um acesso ao endereço $(73A149DE)_{16}$, Calcule:

a) O total de bits do endereço;
b) O total de bits para o número da coluna;
c) O total de bits para o número do conjunto;
d) O total de bits para a Tag;
e) O número da coluna (em hexadecimal);
f) O número do conjunto (em hexadecimal);
g) O valor da Tag (em hexadecimal).

71. Para uma cache com linhas de 128 bytes, dê o endereço da primeira palavra nas linhas que contém os seguinte endereços: a) A23847EF, b) 7245E824 c) EEFABCD2 (todos em hexadecimal).

72. Para uma cache com uma capacidade de 32 KBytes, quantas linhas ela mantem se suas linhas tiverem comprimento de: a) 32 bytes, b) 64 bytes e c) 128 bytes?

73. Uma cache tem 64 Kbytes de capacidade, linhas de 128 bytes e é do tipo associativo. O sistema que contém a cache utiliza endereços de 32 bits: a) A cache tem quantas linhas ? b. Quantos bits são necessários para TAG?

74. Uma string de 8 bits, 01111011 precisa ser transmitida numa camada de enlace de dados. Qual é a string efetivamente transmitida após a inserção de 4 bits com código de Hamming?

75. Um byte de 8 bits com valor binário 10101111 deve ser codificado com a utilização de mais 4 bits código de Hamming. Qual seu valor binário depois da codificação?

76. Considere um sistema de memória constituído por uma cache com capacidade de armazenamento total de 64K palavras utilizadas para dados, sendo cada palavra de 1 Byte, e uma memória principal de 8M palavras de 1 Byte. Considere ainda que a cache tem blocos de 8 palavras e utiliza mapeamento direto. Indique, justificando, o número de bits que se utiliza para endereçar a cache (as linhas da cache), quantos bits são necessários para a *tag* e quantos bits para endereçar a memória principal (isto é, a largura do barramento de endereços).

77. Considere um processador com um espaço de endereçamento físico de 64K palavras, com palavras de 16 bits, e que usa uma cache de mapeamento direto que interpreta os bits de endereço da seguinte forma: 7 bits para *tag,* 6bits para endereça linha e 3 bits para endereça palavras dentro da linha. Qual é a capacidade desta cache, em Bytes?

78. Considere um computador com 16 bits de endereço, em que a palavra de dados, também, de 16 bits. Uma cache em mapeamento direto, com capacidade de 1k Byte e bloco de 4 palavras por inha. Indique, justificando, quantos bits são necessários para *tag* desta cache.

79. Considere um processador com um barramento de endereços de 24 bits, no qual se pretende instalar um circuito de memória RAM com 8k, a partir do endereço 16k. Mostre o circuito combinatório que descodifica esta RAM (ou seja, o circuito que gera *o chip-select*).

80. Um processador tem barramento de 16bits. Utiliza uma EPROM a partir do endereço 0 e uma RAM a partir do endereço 4k. Mostre o circuito combinacional que decodifica os endereços destas memórias (ou seja, o circuito que gera *o chip-select*).

81. Um computador possui uma Memória Principal cujo endereço de sua última célula é $(65535)_{10}$ e possui células com capacidade para 8 bits. Qual a capacidade da Memória Principal em bits? Qual o tamanho mínimo do RDM e do REM? (RDM é o registro de dados de memória. REM é o registro de endereços de memória)

82.) Um computador possui uma Memória Principal com capacidade para armazenar palavras de 16 bits em cada uma de suas N células. O Barramento de Endereços tem 12 bits de tamanho. Quantos bytes poderão ser armazenados nessa memória?

83. Um computador possui um RDM de 16 bits de tamanho e um REM com capacidade para armazenar números com 20 bits. Sabe-se que a célula desse computador armazena dados com 8 bits de tamanho e que ele possui uma quantidade N de células, igual a sua capacidade máxima de armazenamento. Pergunta-se:
   a) Qual o tamanho do Barramento de Endereços?
   b) Quantas células de memória são lidas em uma única operação de leitura?
   c) Quantos bits têm a Memória Principal?
   d) Qual é o maior endereço, em decimal, desta memória?

84. Uma memória principal é fabricada com a possibilidade de armazenar um máximo de 256K bits. Cada célula pode armazenar 8 bits. Qual é o tamanho de cada endereço e qual é o total de células que podem ser utilizadas naquela memória?